A startup de fotónica Neurophos, incubada na Universidade de Duke, arrecadou 110 milhões de dólares na ronda de financiamento Série A liderada pela Gates Frontier, para desenvolver o seu unidade de processamento óptico (OPU) com "modulador de superfície". A empresa afirma que o seu chip utiliza propriedades ópticas para cálculos matriciais de inteligência artificial, operando a uma frequência de até 56GHz, com uma capacidade de processamento de 235 mil milhões de operações por segundo (235 Peta Operations per Second), com um consumo de energia de apenas 675 watts, superando significativamente a GPU B200 da Nvidia em velocidade e eficiência energética para inferência de IA. A Neurophos prevê que os seus primeiros chips estarão disponíveis na segunda metade de 2028, e afirma que estes podem ser fabricados usando processos padrão de fabricação de wafers de silício.
Ver original
Esta página pode conter conteúdos de terceiros, que são fornecidos apenas para fins informativos (sem representações/garantias) e não devem ser considerados como uma aprovação dos seus pontos de vista pela Gate, nem como aconselhamento financeiro ou profissional. Consulte a Declaração de exoneração de responsabilidade para obter mais informações.
A startup de fotónica Neurophos, incubada na Universidade de Duke, arrecadou 110 milhões de dólares na ronda de financiamento Série A liderada pela Gates Frontier, para desenvolver o seu unidade de processamento óptico (OPU) com "modulador de superfície". A empresa afirma que o seu chip utiliza propriedades ópticas para cálculos matriciais de inteligência artificial, operando a uma frequência de até 56GHz, com uma capacidade de processamento de 235 mil milhões de operações por segundo (235 Peta Operations per Second), com um consumo de energia de apenas 675 watts, superando significativamente a GPU B200 da Nvidia em velocidade e eficiência energética para inferência de IA. A Neurophos prevê que os seus primeiros chips estarão disponíveis na segunda metade de 2028, e afirma que estes podem ser fabricados usando processos padrão de fabricação de wafers de silício.